[컴퓨터 구조] Chap.3 Data Representation

3장 수업 복습입니다.

핵심 키워드 2's complement, Overflow, Error Detection Codes(Parity bit)

 

2's Complement  의 설명과 장점에 대해서

1의 보수에 1을 더한 값으로서 동일한 hardware circuit으로 add/subtract를 모두 처리할 수 있다.  

 

Error detection code에 대해서

데이터 전송시에 에러를 탐지하는 코드 

Partity bit: 전체 1의 개수가 odd혹은 even이 되게 해주는 추가 bit  하나 혹은 홀수 개의 bit error만 탐지 가능 

근데 두 개 이상 나오면 그냥 설계를 잘못한거임 

 

Overflow

n-bit number들의 addition한 결과 값이 n+1 bit 필요할 때 overflow가 발생했다고 한다. 

overflow 범위

발생할 필요충분 조건으로는 동일한 sign값을 add 할때만 overflow가 발생하고 상위 2bit에서의 carry의 값이 (Cn+1,Cn) 서로 다르면 over flow (여기서 carry란 자리올림이 되는) 올림이 될 시 1 아닐시 0 

4비트 표현범위에서 overflow 예제(글씨 양해좀 ,,)

 

-Error Detection Code(Parity)

페리티를 사용하면 단 1비트만 데이터가 잘못된 경우를 감지할 수 있다. 패이티의 아이디어는 데이터에서 1로 설정된 비트의 개수를 세고, 그 개수가 짝수인지 홀수인지 나타내는 1비트를 데이터에 덧붙인다. 모든  비트의 XOR을 취하면 쉽게 이런 비트를 만들 수 있다. 

-홀수 패리티: XOR 한 값의 보수를 사용한다. "홀수 패리티에서 1이 4개 있으면 패리티 비트는 1로 지정해서 홀수개를 유지해준다. 출력에서도 1의 개수가 홀수개(5)개라면 문제가 없다는 뜻이다. 

-짝수 패리티: 모든 비트를 서로 XOR한 값을 사용한다. "짝수 페리티에서 1이 4개 있으면 패리티는 0이다. 출력이 0이면 데이터에 문제가 없다는 뜻이다.

 

3-bit information 정보를 전달함에 있어서 odd parity code를 사용하여 error를 검출하려 한다. 여기에 사용되는 parity generator와 parity checker회로를 설계